1. 首页
2. 文章
3. 硬件
4. 内存

起猛了 XDM，最近小忆刷到一条科技新闻：

一家专注于存储芯片技术的美国公司公布了自家全新 3D X-DRAM 技术，号称有望将内存容量提高到现阶段的 10 倍。

我直接好家伙！

以 v-color（全何）刚刚推出的业界首款 DDR5 OC RDIMM RGB 内存，单条 64GB 套条 512GB（64GBx8）为例。

翻个 10 倍也就是单条 640GB，套条 5120GB。

这还要啥硬盘啊，以后直接内存条常驻操作系统+3A 大作得了。

本着吃瓜不嫌事儿大的道理，小忆专门去扒了扒，发现这事儿好像确实有点东西。

具体怎么个事儿咱们不妨往下瞧瞧！

关注 PC 数码领域的小伙伴儿想必都有所发现，目前存储芯片领域已正式拥抱 “3D 堆叠”技术时代。

自三星 2013 推出首款 3D NAND 产品后，SSD 固态硬盘便开始进入到由 2D NAND 到 3D NAND 的全面爆发时期。

相比过去的平面 2D 排布结构，3D NAND 可通过垂直结构多层堆叠存储单元。

例如三星公布的最新第十代 3D NAND 技术堆叠层数已突破 400 层。

这也就意味着，在相同的闪存芯片面积内，使用 3D NAND 技术的它可提供远胜于 2D NAND 的存储容量和数据密度，同时还能降低成本。

在这些堪称「妖孽」级优势加持下，以致于目前甭管国内还是国外，主流 SSD 闪存皆已采用 3D NAND 技术。

除了 NAND，就连「外星产物」CPU 高速缓存也已经开始用上 3D 堆叠技术。

隔壁 AMD X3D CPU 连忙举手表示：这题我会啊，要不全靠这哥们，能有我起飞的今天？

不过别看 3D 堆叠技术正各种大展拳脚，咱们存储领域重要 C 位「内存条」却迟迟不见跟进。

DRAM 技术摸爬滚打了这么些年，2025 年最新 DDR5 内存仍挣扎在 2D 封装层面。

讲道理，这多少有些让人难绷了。

那么问题到底出在哪儿呢？

这其实主要在于技术难度和市场需求上。

首先，DRAM 的进步一直依赖于缩放工艺，随着制程工艺提升，可不断缩小存储单元尺寸，从而在芯片单位面积上带来更高存储密度和容量。

即便是在 DDR3 时代就已经出现了单条 16G 甚至 32G 内存条。

这样的容量放在当下依然足够满足大多数用户需求。

因此，需求的放缓让 DRAM 并不迫切寻求技术上的突破。

其次是技术上，DRAM 芯片由于不断寻求制程工艺极限，存储单元及电路设计精密且复杂。

在 2D 单层排列上虽说已非常成熟，但迈向 3D 多层分布过程中仍有诸多困难正待突破。

也就是说实现起来并没有想象中那么容易。

不过好消息是，对于 3D DRAM 技术咱们也并非毫无进展。

例如目前用在AI计算、高性能图像处理领域的 HBM 内存已经通过 3D 技术实现了多个 DRAM 芯片的垂直堆叠。

当然，这种多个芯片堆叠的方式不同于 3D NAND 那样存储单元层面的真 3D 堆叠。

称之为 2.5D 倒更为合适。

直到最近 NEO Semiconductor‌ 公布的 3D X-DRAM，这才让我们发现了一丝满血 3D DRAM 影子。

简单来说，这一技术包含两类设计——1T1C 和 3T0C。

其中，1T1C 由 1 个电容器和 1 个晶体管构成存储基本单元，然后通过类似于隔壁闪存的 3D NAND 方式进行堆叠。

3D X-DRAM 1T1C 示意图

以此来提高 DRAM 芯片存储密度、容量，并降低成本。

同时，在存储单元间还引入了 IGZO（铟镓锌氧化物）沟道来增强数据保留能力（防止电子泄露）。

根据 NEO 称，这些操作可让 DRAM 单元读写延迟降至 10 纳秒，且保留时间超过 9 分钟。

这两项指标都要明显领先于目前 DRAM 芯片水平。

而 3T0C 则采用三个具有 IGZO 通道的晶体管（写入晶体管、读取晶体管和存储晶体管）设计。

3D X-DRAM 3T0C 示意图

其最终同样采用类 3D NAND 方式进行堆叠。

总结来说，这两种设计除延迟、保留时间上的优势外，更重要的是为 DRAM 芯片带来了质变式的容量提升。

NEO 号称可为单个模块提供 64GB 容量，是市面水平的 10 倍以上。

官方表示，基于 3D X-DRAM 的技术架构预计将于 2026 年生产概念验证测试芯片。

说实话，小忆还是蛮期待的，毕竟 PC 内存技术确实太久没来过颠覆性的改变了！

*资料、图片来源：NEO Semiconductor‌、网络。